一：由protel sch pcb向cadence capture allegro过渡的理由
1。capture的兼容性好，便于将来根据需要使用不同的版图设计软件。
2。protel99se可以读取capture的工程，如果使用capture则protel端的原理图库不用重新画。
3。allegro的仿真（信号完整性分析）工具较protel强大。
4。allegro的自动布线工具较protel强大。
5。cadence的pspice工具较protel强大。
6。capture的元件库较protel丰富，且可以通过internet查找更新。
7。allegro手工布线智能化程度比protel强，用用就知道：）

二：capture使用小总结
1。不要使用旧库，元件没有管脚编号，生成网络表时会出错。库的内容如下
2。除电源属性的管脚外，同名管脚用不同数字区分，否则生成网络表时会出错。
3。编辑自制元件时，批量放置管脚时先选好管脚属性，间隔位置等，否则修改起来很麻烦。
4。自己的库固定放置在一个地方，搬移这个位置，如果还想修改元件的话，需要更新cache中的副本。（如何用宏批量完成此任务？）
5。不可丢弃NC管脚，否则原理图正常但画板时元器件无法放置在板上
6。我做元器件时忘了标注元件管脚号，现在修改了元件库有没有办法不一一去改每个元件，成批替换为修改后的库中的元件？
--编辑图中的元件选择全部更新即可。
7。为什麽所有的网络标号都是floating？
将地的名称改为0
8。如何让capture放置元件时自动带上封装
编辑元件时带上即可。
9。导入的文件图不再GRID上怎麽办？
修改时可直接删去原来部件，有一图标可使连线连到GRID上。


三：allegro使用小总结
1。allegro颜色设定，保存，调入和显示
1-1。采用script文件纪录板的设定（包括各层颜色）
1-2。用colorview create load创建载入显示、不显示的设定。

2。如何显示自己编辑的元件
存放*.pad *.dra *.psm 的路径将自己做的 *.pad *.dra *.psm文件存于此目录
G:CadencePSD_14.2sharepcbpcb_libsymbols
可以单独设定自己的存放目录
Setup-->user preferences...

3。如何加入不同的via
3-1.用ALLEGRO UTILITIES->ADSTACK工具制作
3-2.Setup-->constraints...-->hysical (lines/vias)rule set中的Set values...按钮Name栏输入via名Add之即可(注意顶上Constraint Set Name和Subclass)

4。如何去掉PLACE_BOUND_TOP层的显示？
为什麽用SYMBOL WIZARD生成的元件PLACE_BOUND_TOP层都有膜，并且如果删除元件将无法放到板上，而ALLEGRO自带的库却没有这一层？

5。有没有办法只布一个项目中的一部分（用自动布线）？
同protel一样，将其余布线锁定然后自动布线。

6。如何让allegro显示实心焊盘？
Setup-->Drawing Options...
Display:
Filled pads and cline endcaps

*7。如何让capture与allegro交互工作？实现反向标注？

8。如何移动via让track跟着移动？
Route-->slide,Find面板选Vias@@@

9。如何锁定元件？
Edit-->roperties,Find面板选Symbol再到工作区点要固定的零件在弹出的对话框中找到Fix项点击之,ok即可!

10。如何让图更着鼠标移动？
若为3键式鼠标只要按住中键移动鼠标就可以移动屏幕了;若为2键式可以按住SHIFT键+鼠标右键移动鼠标也可以移动屏幕

11。以前连过一条线，不满意，重画这条线时，能不能不先删去原来的连线，直接再画一条，画完这条线后，以前不满意的连线，自动消失
在布线命令下Option面板上的Replace etch

12。allegro中如何选择删除与某一段线相连的所有线？
选择相应功能后然后用鼠标选择一个区域（这里和protel习惯不同protel是先选择对象，这里是先选择功能）[hide][/hide]