PCBask网站,致力于提供PCB行业资讯、问答、分享!
PCB问网
首页
问题库
资讯专栏
问答专家
标签库
发布
提问题
发文章
[推荐][中文]完美时序--时钟产生和分发系统设计指南
写评论
[推荐][中文]完美时序--时钟产生和分发系统设计指南
2003-08-23 17:45
发布
站内文章
/
SI、PI仿真分析
1031
0
0
阿鸣
男 |
私信
举报
写评论
想看全文请点击进入下面页面下载:
http://www.pcbtech.net/download/show.asp?id=161
在您设计时钟电路时是否仅仅因为某些方法在过去一直沿用,所以就采用它呢?或者您曾经使用过某个器件仅仅是因为其他设计中使用了它?这种现象在如今的设计中经常出现,特别是在时钟发生和分发电路中。
本书是由CYPRESS的工程师们编写的,目标读者是那些希望用最好的方法设计时钟电路的工程师。它重点讲述高速数字设计中时钟发生和分发电路的实施。本书材料是从许多经过时间检验的设计方案中挑选出来的,同时还对可满足更快的时钟频率需要的新技术进行了介绍。
最终目标是获得纯净、稳定的时钟。现在,许多公司投入整个部门来专门研究信号集成,他们进行仿真、设计审查以及各种分析,以确保时钟的最佳运行状态。设计者应考虑到几个影响时钟波形的因素,本书将研讨时钟设计的若干关键问题。
时钟发生器在当今的设计中起着举足轻重的作用,在对高速度的追求中,很多系统采用了同步设计方式,随着此方法的应用,对相同时钟产生各种频率以及产生许多副本的需要也随之产生。在大多数系统中,这些时钟需要彼此同相,否则,则将损失宝贵的周期时间。在保持所有器件以其峰值速率工作时,时钟之间的偏斜变得非常重要。专用的时钟缓冲器在提供纯净、精确的时钟信号方面起着主导作用。锁相环的使用还最大程度地减小了时钟之间的延时。这些器件为设计者提供了更多的灵活性,使设计者可以对齐时钟边沿,或者使时钟前移或后移,从而增大数据有效窗口。它们还可以补偿线路长度延时和独特的芯片时序,时钟缓冲器的确可以帮助工程师设计出最佳电路。
全文一共12章
赞赏支持
登录
后发表评论
0条评论
还没有人评论过~
Ta的文章
更多
>>
[推荐]第八章---high speed digital system design
0 个评论
[推荐]第六章---high speed digital system design
0 个评论
[推荐][中文]完美时序--时钟产生和分发系统设计指南
0 个评论
[测试+答案]你对高速PCB理论掌握多少?
0 个评论
[poqi055原创]割缝回流仿真示例(无去耦电容对比)
0 个评论
[原创]IBIS模型的基本知识
0 个评论
[公告]版主任免申请及管理规程
0 个评论
[公告]2002年度论坛优秀会员评选结果揭晓
0 个评论
热门文章
PCB拼板规则和方法详解,让你轻松掌握拼板技巧!
0 个评论
PCB六大生产工艺介绍
0 个评论
SMT生产时,那些不提供钻孔文件导致的焊接失效案例
0 个评论
PCB企业喜封金顶
0 个评论
关于晶振那些让人震惊的PCB设计案例
0 个评论
带你了解储能行业PCB的设计与应用
0 个评论
PCB板上的字符莫名消失之谜
0 个评论
有想过吗,高速信号隔直电容为什么是几百NF量级的?
0 个评论
PCB行业寒冬,冻不住怀抱希望的PCB企业
0 个评论
梦之墨全球首个柔性线路板增材制造量产示范工厂投产仪式成功举办
0 个评论
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮