PCBask网站,致力于提供PCB行业资讯、问答、分享!
PCB问网
首页
问题库
资讯专栏
问答专家
标签库
发布
提问题
发文章
(经典)专家关于高速线路的布线问题解答
写评论
信号完整性
(经典)专家关于高速线路的布线问题解答
2004-01-09 11:30
发布
站内文章
/
SI、PI仿真分析
705
0
0
eva_wu
男 |
私信
举报
写评论
1。 如何处理实际布线中的一些理论冲突的问题
问:在实际布线中,很多理论是相互冲突的;例如: 1。处理多个模/数地的接法:理论上是应该相互隔离的,但在实际的小型化、高密度布线中,由于空间的局限或者绝对的隔离会导致小信号模拟地走线过长,很难实现理论的接法。我的做法是:将模/数功能模块的地分割成一个完整的孤岛,该功能模块的模/数地都连接在这一个孤岛上。再通过沟道让孤岛和“大”地连接。不知这种做法是否正确? 2。理论上晶振与CPU的连线应该尽量短,由于结构布局的原因,晶振与CPU的连线比较长、比较细,因此受到了干扰,工作不稳定,这时如何从布线解决这个问题?诸如此类的问题还有很多,尤其是高速PCB布线中考虑EMC、EMI问题,有很多冲突,很是头痛,请问如何解决这些冲突?多谢!
答:1. 基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。2. 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain与phase的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰。 而且离的太远, 地平面上的噪声也会影响正反馈振荡电路。 所以, 一定要将晶振和芯片的距离进可能靠近。 3. 确实高速布线与EMI的要求有很多冲突。 但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以, 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题, 如高速信号走内层。 最后才用电阻电容或ferrite bead的方式, 以降低对信号的伤害。
2。在高速设计中,如何解决信号的完整性问题?差分布线方式是如何实现的?对于只有一个输出端的时钟信号线,如何实现差分布线?
答:信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance),走线的特性阻抗,负载端的特性,走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。 差分对的布线有两点要注意,一是两条线的长度要尽量一样长,另一是两线的间距(此间距由差分阻抗决定)要一直保持不变,也就是要保持平行。平行的方式有两种,一为两条线走在同一走线层(side-by-side),一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side实现的方式较多。 要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。
[此贴子已经被作者于2004-1-17 11:54:11编辑过]
赞赏支持
登录
后发表评论
0条评论
还没有人评论过~
Ta的文章
更多
>>
(经典)专家关于高速线路的布线问题解答
0 个评论
热门文章
PCB拼板规则和方法详解,让你轻松掌握拼板技巧!
0 个评论
PCB六大生产工艺介绍
0 个评论
SMT生产时,那些不提供钻孔文件导致的焊接失效案例
0 个评论
PCB企业喜封金顶
0 个评论
关于晶振那些让人震惊的PCB设计案例
0 个评论
带你了解储能行业PCB的设计与应用
0 个评论
PCB板上的字符莫名消失之谜
0 个评论
有想过吗,高速信号隔直电容为什么是几百NF量级的?
0 个评论
PCB行业寒冬,冻不住怀抱希望的PCB企业
0 个评论
梦之墨全球首个柔性线路板增材制造量产示范工厂投产仪式成功举办
0 个评论
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮