PCBask网站,致力于提供PCB行业资讯、问答、分享!
PCB问网
首页
问题库
资讯专栏
问答专家
标签库
发布
提问题
发文章
[推荐] 高速PCB设计中的时序分析及仿真策略(有实例)(转)
写评论
信号完整性
[推荐] 高速PCB设计中的时序分析及仿真策略(有实例)(转)
2004-09-21 14:14
发布
站内文章
/
SI、PI仿真分析
563
0
0
leiniao0520
男 |
私信
举报
写评论
摘要:详细讨论了在高速PCB设计中最常见的公共时钟同步(COMMON CLOCK)和源同步(SOURCE SYNCHRONOUS)电路的时序分析方法,并结合宽带网交换机设计实例在CADENCE仿真软件平台上进行了信号完整性仿真及时序仿真,得出用于指导PCB布局、布线约束规则的过程及思路。实践证实?在高速设计中进行正确的时序分析及仿真对保证高速PCB设计的质量和速度十分必要。
关键词:公共时钟同步 源同步 信号完整性 时序 仿真
在网络通讯领域,ATM交换机、核心路由器、千兆以太网以及各种网关设备中,系统数据速率、时钟速率不断提高,相应处理器的工作频率也越来越高;数据、语音、图像的传输速度已经远远高于500Mbps,数百兆乃至数吉的背板也越来越普遍。数字系统速度的提高意味着信号的升降时间尽可能短,由数字信号频率和边沿速率提高而产生的一系列高速设计问题也变得越来越突出。当信号的互连延迟大于边沿信号翻转时间的20%时,板上的信号导线就会呈现出传输线效应,这样的设计就成为高速设计。高速问题的出现给硬件设计带来了更大的挑战,有许多从逻辑角度看来正确的设计,如果在实际PCB设计中处理不当就会导致整个设计失败,这种情形在日益追求高速的网络通信领域更加明显。专家预测,在未来的硬件电路设计开销方面,逻辑功能设计的开销将大为缩减,而与高速设计相关的开销将占总开销的80%甚至更多。高速问题已成为系统设计能否成功的重要因素之一。
因高速问题产生的信号过冲、下冲、反射、振铃、串扰等将严重影响系统的正常时序,系统时序余量的减少迫使人们关注影响数字波形时序和质量的各种现象。由于速度的提高使时序变得苛刻时,无论事先对系统原理理解得多么透彻,任何忽略和简化都可能给系统带来严重的后果。在高速设计中,时序问题的影响更为关键,本文将专门讨论高速设计中的时序分析及其仿真策略。
赞赏支持
登录
后发表评论
0条评论
还没有人评论过~
Ta的文章
更多
>>
[贴图]各个城市的标志性建筑
0 个评论
[推荐] 高速PCB设计中的时序分析及仿真策略(有实例)(转)
0 个评论
[推荐]高速PCB设计EMI规则探讨(转)[建议加精]
0 个评论
EMC设计技术-经典文章推荐
0 个评论
[原创]我爱的人不爱我,爱上的是我兄弟(这是真实的故事)
0 个评论
热门文章
PCB拼板规则和方法详解,让你轻松掌握拼板技巧!
0 个评论
PCB六大生产工艺介绍
0 个评论
SMT生产时,那些不提供钻孔文件导致的焊接失效案例
0 个评论
PCB企业喜封金顶
0 个评论
关于晶振那些让人震惊的PCB设计案例
0 个评论
带你了解储能行业PCB的设计与应用
0 个评论
PCB板上的字符莫名消失之谜
0 个评论
有想过吗,高速信号隔直电容为什么是几百NF量级的?
0 个评论
PCB行业寒冬,冻不住怀抱希望的PCB企业
0 个评论
梦之墨全球首个柔性线路板增材制造量产示范工厂投产仪式成功举办
0 个评论
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮