我想请教几个问题。
我目前是高速电路板设计的新手，当前需要布的板有+3.3V和+1.5V两种电源，最大的BGA器件有896引脚，30X30排列，焊盘间距0.8mm，估计要8~10层板。
第一，当BGA器件的电源管脚限于面积不可能完全都接旁路电容（但器件参考资料建议每个电源管脚都接旁路电容并直接扇出到电源层），我能不能在TOP层先连接相邻的几个电源脚到一个旁路电容再打孔到电源层？这样对BGA的焊接和电路回路是否有影响？最佳的走线布局是怎样的？另外，BGA器件的焊接是否一定需要光学点？
第二，关于板层叠加次序，我的安排是SIG1/GND/SIG2/VCC/SIG3/SIG4/VCC/SIG5/GND/SIG6，其中SIG4拟决定少走信号线，并大面积铺铜。不知道这样的安排是否妥当？在TOP和BOTTOM层是否需要大面积铺铜，在其他中间信号层对铺地有什么要求吗？如果走线在八层板能完成，我的安排是SIG1/GND/SIG2/VCC/VCC/SIG5/GND/SIG6，这样的安排又是否合理？
第三，SMT器件的相邻信号管脚为减少串扰是否需要在不同信号层布线，这样对信号完整性和信号相位时延是否有影响？最佳的布线方法或分析方法是什么？我在HyperLynx6上仿真发现在相同的铜厚和板间厚下，在相邻信号层间进行隔布线会由于同层信号线间距增大使串扰大大减少，这样布线是否需要？因为要这样走线，无形中就会增加不少过孔，我不知道是否值得？因为串扰的问题也可以通过减少层间厚度来解决！
第四，我使用了一片XILINX的VIRTEX-II FPGA芯片，据说它在其I/O上已经增加了匹配电阻特性，（电阻值可以改变，所以我就没有再单独使用匹配电阻！）但在与DSP的互连中，无论信号的走向如何，其匹配电阻都在FPGA一端；但我在看信号完整性方面的资料中，记得好象指出过匹配电足放在信号驱动端才会有好的效果，那我是否需要在DSP的信号驱动端从新增加匹配电阻，我不希望这么做，因为匹配电阻的增加对布线和不局增加了难度，我想问的是我目前的做法是否会对信号完整性有很大影响，最佳和通常的做法是什么？
请各路高手不吝赐教！
我在这里先谢谢了！